This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-147161

(43)Date of publication of application: 07.06.1996

(51)Int.CI.

G06F 9/30

G06F 1/04 G06F 13/42

(21)Application number: 06-311200

311200 (71)Applicant : NEC CORP

(22)Date of filing:


21.11.1994

(72)Inventor: SUGIMOTO HIDEKI

(54) DATA PROCESSOR

(57)Abstract:

PURPOSE: To reduce the power consumption while preventing the reduction of the processing speed in a CPU part and to eliminate a need of the queue control function in the CPU part with respect to the CPU consisting of the CPU part and a BCU part. CONSTITUTION: A clock control part 105c distributes a clock 111 supplied from the outside into a CPU part 101 and a BCU part 105. At this time, the period of a CPU clock 112 supplied to the CPU part 101 is made longer only when the read access to a storage device 106 or the like from the CPU part 101 is requested. That is, the state just before the change point of the CPU clock 112 for input or input data from an internal data bus 104 to the CPU part 101 is held until read data is settled on the internal data bus 104.



(18) 日本国体部庁 (JP)

3 獥 ধ 盐 医体制 4 3

(11)物件出版公開每号

特開平8-147161

(43)公開日 平成8年(1996)6月7日

					ı
(51) Int.Cl.		中国国	广内整理春号	P.1 技術表示態所	胚
G 0 6 F	9/30	330 C			
	1/04	301 C			
	13/42	350 B	9188-5E		

(金 14 頁) 製砂板の敷々 FD **新用電火 左**

抜クロック制御部は、外部から供給されるクロックを前 配CPU的および前記BCU部内に供給すると共に、前 記CPU部に供給するクロックについては、前記CPU 節からの前記外部装置に対するリードアクセス要求時に 限り、前記CPU部が前記内部パスから前記リードアク セス要求にかかる入力データを入力するクロックの変化 点の直前の状態を、前配内部パス上に前配入力データが 確定する時点まで延長することを特徴とするデータ処理

慣記BCU郎内にクロック慰御郎を偉え、


校置において、

	日本義気祭		
000004237	其代籍地区支五丁目7番1号 杉本 英樹 東京都部区芝五丁目7番1号 日本電気株	以 化 化	
(71) 出版人 00004237	(72) 発明者	(74)代理人	
(4) 11 1200	平成6年(1994)11月21日		
(12) 田田(12)	(22) 批問日		

データ処理報酬 (54) [発明の名称]

【目的】 CPU節とBCU節とで構成された形式のC つ、その消費亀力の低減を可能とし、且つ、CPU部に PUにおいて、CPU部の処理強度の低下を防止しつ おける待ち合わせ制御機能を不要にする。

【構成】 クロック制御即105cは、外部から供給される クロック111 をCPU邸101 及びBCU部105 内に分配 する。このとき、CPU邸101 からの記憶装置106 等に 対するリードアクセス要求時に限り、CPU部101 に供 CPU邸101 が内邸データバス104 から入力データを入 カするCPUクロック112 の変化点の直前の状態を、リ **ードデータが内部データバス104 上に確定するまで延長** 始するCPUクロック112の周期を大きくする。即ち、



【韓求項3】 前記BCU部は、前記外部装置のアドレ ス毎にそのアクセス強度に応じたウエイトステート飲を 記憶する記憶手段を有し、前記CPU節からのアクセス 要求時、アクセス要求先装置のアドレスに対応して前記 記憶手段に記憶されたウエイトステート数に基づいてウ 【韓求項4】 前記クロック制御節は、前記パスサイク ルのウエイトステート期間中、前記アクセス制御部を除 くBCU主要邸へのクロックの供給を停止することを特 エイトステートを発生させるアクセス制御邸を有するこ とを特徴とする翻求項1記載のデータ処理装置。 徴とする顔水項3記載のデータ処理装置。 記載のデータ処理装置 、発明の詳価な説明】

持に外部の記憶装置および周辺装置に対するアクセス時 にアクセス先装置の応答可能速度に応じた待ち合わせ制 [産棄上の利用分野] 本発明はデータ処理装置に関し、 御を行うデータ処理装置に関する。

[0002]

うな待ち合わせ制御は、一般的にはCPUにクロックを クセスのためのパスサイクル時、CPUがアクセス先養 置からのレディー個母をクロックの立ち上がり或いは立 ち下がりでサンブリングし、レディーになるまでバスサ 【従来の技術】一般にCPUでは、外部の記憶装置およ び周辺装置とのデータの受け渡し時に、それぞれの応答 常時供給しておき、記憶装置または周辺装置に対するア 可能強度に応じた待ち合わせ制御が必要である。このよ

る。しかし、この方法では、待ち合わせ制御中にも通れ る。このため、従来より以下のような残つかの改良技術 イクルにウエイトステートを挿入することで行われてい と同じようにクロックがCPUに供給されているため、 CPUの電力消費の固で解決すべき課題が残されてい

> CPU部と外部装置との間のデータ入出力を可るBCU 部とを含み、核BCU節は、前配CPU節に内部パスで

「請求項1】 データの海算処理を引るCPU部と、

特許を決める。

ス上にパスサイクルを発生させ、且つアクセス先の前記 外部装置の応答可能強度に応じて前記パスサイクル中に ウエイトステートを発生させる機能を有するデータ処理

哲記CPU部からのアクセス要求に応答して哲記外部バ

接続されると共に前記外部装置に外部パスで接続され、

[0003] モの一つは枯間平4-60859号公邸に 記載されるように、アクセス先後置からのレディー信号 がアクティブになるまでCPUのクロックを停止させる 技術(以下、第1の従来技術と称す)である。図7にそ のプロック図を示す。通常の場合、クロック発生部50 5で発生されたクロックがクロック耐御部504を禁通 る。CPU501が記憶装置502をアクセスするため のパスサイクルを開始すると、その旨を示すパスサイク クロック制御部504は、その時点より記憶校置502 からのレディー(国号503がアクティブになるまで、C PU501に供給するクロック508のレベルをロウレ くう思いはこく ワストに保持する。 そしん、 ファィー値 母503がアクティブになるとクロック506を通信の ル関始信号507がクロック傾倒部504に与えられ、 りしてCPU501にクロック506として供給され が挺繋されている。

【0004】この剪1の従来技術によれば、アクセス先 CPUを完全に停止させることができ、CPUの消費機 数国からのレディー(国母がアクティブになるまでの間、 てパスサイクルを終了する。

ように供給する。これにより、CPU501はウエイト ステートを本来挿入すべき期間中は完全に停止し、クロ レディー信号503がアクティブになったことを検出し

【糖水項2】 前記BCU部は、前記外部装置から出力 されるレディー個号に応じてウエイトステートを発生さ せるアクセス制御邸を有することを特徴とする請求項1

ック506が再び供給され始めた時点で動作を再開し、

【0005】二つ目の従来技術は、クロックを停止させ 5のではなく東阳昭61-103727号公領に見られ るようにウエイトモード中は低速なクロックに切り換え る技術(以下、第2の従来技術と称す)である。図8に そのブロック図を示す。通常の場合、クロック発生邸6 01で発生されたクロックはゲート606,608を介 してクロック603としてCPUに供給される。CPU が外部の記憶装置等をアクセスするためのパスサイクル を開始してウエイトモードになると、CPUから出力さ れた制御信号602によってゲート606が同じられる れ、クロック発生邸601のクロックを分周路604で 分周したクロックがゲート605,608を介してクロ 一方、ゲート607の出力によりゲート605が開か 力を低減することができる。

[0006]この第2の従来技術によれば、ウエイト中 にCPUを完全に停止させることはできないが、その肌 は低速なクロックが供給されるので、或る程度の消費者 ック603としてCPUに供給される。

[0007] 三つ目の従来技術は特開昭62-1919 60号公報に見られるように、アクセス要求先技質の選 カの気道が凹能である。

3

度に応じてCPUのクロック速度を切り換える技術(以 ク図を示す。通常の場合、クロック発生師707で発生 ドレスに基づき、制御回路705が内部に予め記憶され F、第3の従来技術と称す)である。図9にそのブロッ されたクロックがそのままクロック制御部709を森通 りしてCPUクロック708としてCPU701に供給 される。CPU701が記憶装置702または周辺機能 と、外部パス704上に出力されたアクセス先装置のア ているアクセス先殺国アドレス母のクロック滋度および ウエイト散を参照して今回のバスサイクルにおけるクロ ック強度とウエイト数とを決定する。決定されたクロッ ク速度はクロック速度制御職706にてクロック制御部 709に過知され、クロック制御倒709はCPU70 1 に対するクロック708のクロック強度をそれに応じ て変更する。他方、決定されたウエイト数に従ってCP 703をアクセスするためのパスサイクルを開始する リフロ1に対するウエイト数制御袋710が制御され 【0008】この第3の従来技術の主目的は、個々の記 号類に相当するウエイト数制御線710の状態を検出し 徳装置702,周辺機能703毎にレディー信号送出機 舵を持たせる必要を無くすことにあるが、アクセス先鞍 間の滋度に応じてクロック滋度を低下させれば、その間 CPU701は低速で動作するため、消費電力を低減す る効果も奏される。但し、CPU701は、レディー信 てパスサイクルの終了を判断する必要があるため、第2 の従来技術と同様に、CPU701のクロックを完全に 停止させることはできない。 **【発明が解決しようとする課題】アクセス先装置の応答** いて、その消費電力を低減させるために上述したような は有効な技術ではあった。しかし、CPUが、データの を備え、処理強度の向上のために、外部装置に対するラ **激した後はそのアクセス終了を待ち合わせることなく他** 可能速度との関係で待ち合わせ制御が必要なCPUにお 技術が従来より提案されており、CPUの種類によって 資算処理を司るCPU部と、このCPU節と外部の記憶 **装置や周辺装置との間のデータ入出力を可るBCU邸と** イトアクセス時にCPU部がライトデータをBCU部に の動作を続けることができるようにしたCPUにおいて は、上記の何れの従来技術も適用することができなかっ

もCPUへのクロックが停止し、内部のCPU部の動作 も停止してしまうからである。また、上配第2,第3の 停止することがないため内邸のCPU部は動作が可能で 合、外部装置に対するパスサイクルが開始されると、そ れがリードアクセスにかかるバスサイクルの場合に限ら ずライトアクセスにかかるパスサイクルの場合であって 従来技術を適用した場合、CPUへのクロックは完全に 【0010】即ち、上配第1の従来技術を適用した場

あるが、低速のクロックに切り替わるため、通常時に比

【0011】このような事情から、CPU部とBCU部 Lで構成される上述したCPUにあっては、待ち合わせ [0012]図10において、CPU400は、CPU **節401とBCU節403とを含み、それらは内部アド** レスパス,内部データパスから構成される内部パス40 9で接続されている。またBCU断403は、外部アド 5周辺機能405に接続されている。クロック発生部4 10で発生されたクロック411はCPU400に入力 され、内部のCPU部401およびBCU部403に常 レスパス,外部データパス,外部コントロールパスから 構成される外部パス407によって記憶装置404およ 引御に関し、図10に示すような構成を採用していた。 べて処理強度が低下するからである。 時供給されている。

暦号402でBCU部403に対しリードを要求すると 4 または周辺機能 4 0 5 に対してライトパスサイクルを 配動すると西時に、CPU節401に対するピジー信号 406をアクティブにする。CPU師401はこのビジ 外部パス407に出力すると共にレディー個号408を アクティブにする。BCU断403はライトパスサイク ない場合にはウエイトステートを挿入する待ち合わせ制 御を行う。そして、レディー個号408がアクティブに なったことを検出すると、BCU聞403はアクセス先 ラッチし、内部パス409~転送すると共にピジー信号 する。CPU節401はこれを検出して内部パス409 【0013】記憶装置404または周辺機能405から データを読み込む場合、CPU部401はアクセス要求 **共に内部アドレスパスにアクセス先のアドレスを出力す** 5。BCU部403はCPU部401からのアクセス要 **求個号402によって、アクセス先となる記憶装置40** BCU邸403からのアクセス要求を実行し、データを ルのステートにおいてレディー信号408の状態をサン プリングしており、レディー個号408 かアクティブで 装置から外部パス407上に出力されたデータを内部に 406を非アクティブにし、ライトパスサイクルを終了 一個号406が非アクティブになるまで待ち合わせる。 アクセス先の記憶装置404または周辺機能405は、 からデータを受け取り、リードアクセスを終了する。

[6000]

【0014】また、記憶装置404または周辺機能40 5に対しデータを書き込む場合、CPU師401はアク セス要求償号402でBCU邸403に対しライトを要 **枚すると共に内部データパスにデータを、内部アドレス** パスにアクセス先のアドレスを出力する。BCU邸40 3 はこれを受けて外部パス407上に上紀アドレス要求 を処理するためのリードバスサイクルを起動する。この とき、リードアクセス時と異なりビジー個号406は非 アクティブのままである。従って、CPU部401はB CU卸403に書き込みデータを渡した後に待ち合わせ をする必要がなく、ライトアクセスを終了して他の動作

イトバスサイクルに従って外部パス407からデータを 受け取り、レディー個号408をアクティブにする。B レディー個号408の状態をサンプリングしており、レ ステートを挿入する待ち合わせ制御を行う。そして、レ ディー個号408がアクティブになったことを検出する 04または周辺機能405は、BCU節403からのラ ディー信号408がアクティブでない場合にはウエイト を続けることができる。他方、アクセス先の記憶校置4 CU部403はライトバスサイクルのステートにおいて とライトパスサイクルを終了する。

[0015] このように、CPU的とBCU的とで構成 され、処理速度の向上のためにライトアクセス時におけ は、リードアクセス時の待ち合わせ制御時におけるCP Uの消費電力の低減は図られていなかった。また、この 種のCPUにあっては、BCU邸に待ち合わせ制御機能 が必要になると共に、更にCPU部にもビジー値号に応 じた待ち合わせ側御機能が必要になるという問題点もあ るCPU部の待ち合わせ街御を無くしたCPUにあって

BCU節とで構成された形式のCPUにおいて、CPU 部の処理速度の低下を防止しつつ、その消費電力の低減 を可能とし、且つ、CPU部における待ち合わせ制御機 【0016】本免明はこのような事情に鑑みて提案され たものであり、その目的は、前述したようにCPU邸と 能を不要にすることにある。

0017

CPU部と外部装置との間のデータ入出力を可るBCU 部とを含み、蚊BCU部は、前配CPU部に内部パスで ス上にパスサイクルを発生させ、且つアクセス先の前記 外部装置の応答可能強度に応じて前配パスサイクル中に ウエイトステートを発生させる機能を有するデータ処理 U郎および前記BCU部に供給すると共に、前配CPU 部に供給するクロックについては、前配CPU部からの 前記外部装置に対するリードアクセス要求時に限り、前 記CPU部が前記内部パスから前記リードアクセス要求 にかかる入力データを入力するクロックの変化点の直前 の状態を、前配内部パス上に前記入力データが確定する 時点まで延長するクロック制御邸を、前記BCU邸に備 [課題を解決するための手段] 本発明は上記の目的を達 成するために、データの演算処理を問るCPU師と、談 **前記CPU邸からのアクセス熨状に応答して値記外部パ** 数層において、外部から供給されるクロックを前記CP 接続されると共に前記外部装置に外部パスで接続され、 えている。

(作用)本発明のデータ処理装置においては、CPU部 からの外部装置に対するアクセス時、BCU部が外部バ [0018]

からのレディー個号や予め記憶されたウエイトステート 数に従って、アクセス先装置の応答可能速度に応じてパ

ス上にパスサイクルを発生させ、且つ、アクセス先装置

きクロック制御師は、ライトアクセス時にはクロックを スサイクル中にウエイトステートを発生させる。このと 通常通りCPU部に供給するが、リードアクセス時に

は、BCU部が外部装置からリードしたデータを内部パ ス上に出力する時点まで、CPU部がリードアクセス契 の変化点の直前の状態を延長する。例えば、CPU邸が リードアクセス要求を出した次のクロックの立ち上がり た次のクロックの立ち上がり時点の直前の伏撃であるロ **求にかかる入力データを内邸バスから入力するクロック** クロック制御部はCPU部がリードアクセス竪水を出し ウレヘルを、内部パス上に入力ゲータが確保する時点ま 時点で内部パスからデータをリードするものとすると、

【実施例】次に本免明の実施例について図面を参照して [0019]

で低長する。

は毎に説明する。

【0020】図1は本発明の一英簡例のブロック図であ る。同図において、100が本発明を適用したデータ処 理校覧であるCPUであり、データの治算処理を問るC PU的101と、このCPU的101と外部の記憶校置 106および周辺機能107との間のデータ入出力を司 **るBCU部105とを含んでいる。** 【0021】BCU断105は、内部アドレスパス10 3および内部データバス104から構成される内部バス によりCPU部101に接続されると共に、外部データ パス,外部アドレスパスおよび外部コントロールバスか ら構成される外部パス108により記憶校置106およ び周辺機能107に接続されている。本東筋例では、こ のBCU断105内に、その基本的な機能を実現するB CU主受部105aおよびアクセス制御部105bに加 え、クロック制御節105cを設け、外部に儲わるクロ ック発生節110で発生されたクロック111を一旦こ のクロック慰御師105cに入力し、ここからBCU主 竪部105mおよびアクセス制御部105bに供給する と共に、CPUクロック112としてCPU邸101に 供給するようにしている。なお、BCU部105には記 憶装置106および周辺機能107からのレディー信号

0 1 はCPUクロック112の立ち上がりから次の立ち 上がりまでを1クロックサイクルとして動作し、記憶教 置106または周辺機能107に対するアクセスを必要 とするとき、リード、ライトの種別を含むアクセス熨水 信号102をCPUクロック112の立ち上がりに阿閦 してアクティブにし、CPUクロック112の次の立ち 下かりに同期してアクセス対象となるアドレスを内部ア ドレスパス103に出力する。そして、リードアクセス 時には、CPUクロック 1′1 2の次のクロックサイクル の戦艦(つまりクロックの立ち上がり時点)で内部デー [0022]図1のCPU100において、CPU断1 109が入力されている。

タバス104からデータを受け取る。即ち、CPU師1

€

る。またライトアクセス時には、CPUクロック112 の次のクロックサイクルの立ち下がりで、内部データバ 即ち、CPU節101はライトアクセスも2クロックサ ス104ヘデータを出力し、ライトアクセスを終える。 0.1はリードアクセスを2クロックサイクルで終了す

アクセス要求信号102と内部アドレスパス103に出 [0023] BCU部105は、CPU断101か5の 時には内部データパス104のデータを外部パス108 力されたアドレスとからパスサイクルを起動し、ライト イクルで終了する。

ドアクセス時には外部パス108ヘデータを出力し、ラ イトアクセス時には外部パス108からデータを取り込 BCU節105が生成したパスサイクルによって、リー む。このとき、アクセスが完了するまでの期間はレディ 【0024】記憶装置106および周辺機能107は、 一個号109を非アクティブにする。

【0029】図3は図1の奥施氏の動作タイミングチャ

【0025】BCU部105は、パスサイクルにおける ステートにおいてレディー個号 109の状態をサンプリ ングしており、レディー個号109が非アクティブのま まであるとウエイトステートを発生させる待ち合わせ制 御を行う。また、レディー個号109ガアクティブにな クルを終了し、リードアクセス時には記憶装置106ま たは周辺機能107から外部パス108に出力されたデ ったことを検出すると、ライトアクセス時にはパスサイ ータを取り込んで内部データパス104に出力し、パス サイクルを終了する。

す必要がある。このため、BCU部105のクロック制 する。即ち、CPU断101がリードアクセス要求を出 立ち上がり時点を、BCU断105がリードデータを内 【0026】前述したようにCPU部101は2クロッ クサイクルでリードアクセスを終了するので、BCU邸 105はCPU邸101からリードにかかるアクセス要 **収倒号102が出力された次のクロックサイクルでCP** 御郎105cは、CPU邸101からのリードアクセス 01のクロックサイクルを坻長してデータの到着を保証 したクロックサイクルの次のクロックサイクルの終端の **U部101に内部データバス104を通してデータを選 熨米時、CPUクロック112を倒御して、CPU邸1** 部データバス104に出力する時点まで延長する。

イクルCS2の周期を延長している。

3および内部データバス104と外部バス108との間 【0027】図2は図1のBCU断105のブロック図 である。BCU主要邸105aは内邸アドレスパス10 に設けられ、データラッチ,入出力バッファ,ブリフェ ッチ機構、アライナ等、主にデータバス部およびブリフ 部105bは、図1のCPU部101からのアクセス型 求を受け付けて保持するアクセス要求保持機構1051 ここに保持されたアクセス要求に対応するバス動作 を行うパスステートジェネレータ1050とで構成され ェッチコントロール部を構成する。他方、アクセス制御

る。クロック制御倡号生成手段1053は、アクセス要 になった時点で、その出力であるクロック制御信号10 【00.28】クロック制御部105cは、クロック制御 **求保持機構1051に保持されたアクセス要求種別がリ** ードであり、バスステートジェネレータ1050がバス 動作中を示し、更にレディー信号109が非アクディブ 5 4を非アクティブとし、当該パスサイクルの終了関際 にクロック制御倡号1054をアクティブに戻す。ゲー ト1052は、クロック制御間号1054が非アクティ 国号生成手段1053とゲート1052とで構成され ブの期間中、クロック111の通過を遮断する。 ートである。 闽図に示すように、CPU部101がCP 求をアクセス要求個号102に出力すると共にリード先 り、アクセス先装置から外邸パス108に出力されたデ ち上がり時点を、内部データバス104にリードデータ UクロックサイクルCS1でリードにかかるアクセス要 **のアドレスを内邸アドレスパス103に出力すると、B** CU部105は次のクロックサイクルでリードバスサイ ータを取り込んで内部データパス104に出力し、リー ドバスサイクルを終了する。このとき、内部データバス 104上にリードデータが確定するのは、CPU即10 がリードアクセス要求を出力したCPUクロックサイ 01がリードアクセス要求を出力したCPUクロックサ イクルCS 1の次のCPUクロックサイクルCS 2の立 が確定するまで延長することにより、CPUクロックサ クルを起動する。そして、アクセス先装置からのレディ る。このため、クロック制御部105cは、CPU部1 せ、レディー個号109がアクティブとなることによ クルCS 1から数えて4個先のクロックサイクルとな **一個号109に応じてウエイトステートTWを発生さ**

【0030】なお、図2の例はリードアクセス要求に続 いてライトアクセス要求をCPU部101が出力した例 出したCPUクロックサイクルCS 1の次のCPUクロ を出力すると共に同CPUクロックサイクルCS2の立 ち下がりでアクセス先アドレスを内部アドレスパス10 3に出力している。このライトアクセス要求にかかるバ を示しており、CPJU部101はリードアクセス要求を ックサイクルCS2の立ち上がりでライトアクセス要求 スサイクルは同図に示すように先行するリードバスサイ クルの終了後に直ちに開始される。このライトバスサイ **-個号109に応じてウエイトステートTWを発生する** が、リードパスサイクルとは異なり、その間にもCPU クルでもBCU邸105はアクセス先装置からのレディ 7ロック112は過転通り供給される。

【0031】図4は本発明の別の実施例のプロック図で に、クロック制御部305cにおいてCPUクロック3 ある。この実施例が図1の実施例と相違する点は、第1

るようにした点にある。このため、図1の実施例と異な 主要節305aへの供給クロックも飼御するようにした からのレディー信号によらずに待ち合わせ制御を東施す 11を先の図1の英稿例と同様に制御すると共にBCU 点にあり、第2に、アクセス制御部305bは外部装置 り、記憶装置306および周辺機能307からのレディ 一個号は存在しない。

[0032] 図5は図4のBCU第305のプロック図 である。BCU部305は、BCU主要部305a, ア クセス慰御邸305bおよびクロック慰御邸305cで 構成される。BCU主要邸305aは図1のBCU主要 図1と同様なパスステートジェネレータ3053および ダ3051, ウエイトレジスタ3052および比較器3 アクセス要求保持機構3054に加え、アドレスデコー **第105aと同じである。アクセス制御部305bは、** 055を備えている。

ト数がウエイトレジスタ3052から読み出されて、比 枚器3055の一方の入力に加えられる。比較器305 5の他方の入力には、パスステートジェネレータ305 り、内部アドレスパス303にアクセス先袋鷹のアドレ スが出力されたとき、そのアドレスをデコードするアド ステートであるかを示す値)が加えられており、比較器 【0033】ウエイトレジスタ3052には、記憶装置 306,周辺機能307の各アドレス対応に、そのアク レスデコーダ3051によって該当するウエイトステー 3が出力するパスステートカウント(現在何個目のパス 3055は両者を比較し、その比較結果を出力する。こ の比較器3055の出力する比較結果は図1の実施例に ジェネレータ3053は比較器3055からの比較結果 に基づきパスサイクル中にウエイトステートを発生させ おけるレディー信号109と等価であり、パスステート セス速度に応じたウエイトステート数が設定されてお

3056, 3059, 3061と、クロック制御信号生 セス要求保持機構3054から出力されているアクセス 要求権別とパスステートジェネレータ3053から出力 制御個号生成手段1053と同様に、アクセス要求権別 がリードであってバス動作中であり、且つ比較器305 5の比較結果が不一致を示した時点で、その出力である クロック制御慣号3058を非アクティブとし、当該バ スサイクルの終了間際にクロック制御信号3058をア クティブに戻す。ゲート3056は、クロック制御信号 【0034】他方、クロック制御邸305cは、ゲート 成手段3057とで構成されている。クロック制御信号 生成手段3057は、比較器3055の比較結果とアク されているバス動作中信号とに基づき、図2のクロック 3058が非アクティブの期間中、クロック310の週 過を遮断することで、CPUクロック311を制御す 【0035】また、ゲート3059は、比較器3055

ロック310の通知を遮断することで、BCU主要邸3 **一夕3053からウエイトステート期間を示す信号が入** カされている期間だけ、その出力であるクロック制御個 の比較結果が不一致を示し、且つパスステートジェネレ 号3060を非アクティブとする。ゲート3061は、 クロック制御信号3060が非アクティブの明問中、 05aに対するクロック3062を制御する。

うになる。CPU節301はCPUクロック311の立 ち上がりから次の立ち上がりまでを1クロックサイクル として動作し、記憶装置306または周辺機能307に 対するアクセスを必要とするとき、リード、ライトの組 別を含むアクセス熨求信号302をCPUクロック31 1の立ち上がりに函数してアクティブにし、CPUクロ ック311の次の立ち下がりに同頃してアクセス対象と なるアドレスを内部アドレスパス303に出力する。そ して、リードアクセス時には、CPUクロック311の 次のクロックサイクルの終端 (つまりクロックの立ち上 かり時点)で内部データバス304からデータを受け取 る。 問ち、 CPU邸301はリードアクセスを2クロッ クサイクルで終了する。またライトアクセス時には、C PUクロック311の次のクロックサイクルの立ち下が りで、内部データパス304ヘデータを出力し、ライト 【0036】図4の契稿例の動作を説明すると以下のよ アクセスを終える。即ち、CPU師301はライトアク セスも2クロックサイクルで終了する。

【0037】BCU断305のアクセス傾倒断305b は、CPU邸301からのアクセス竪水間号302と内 **邸アドレスパス303に出力されたアドレスとからパス** サイクルを起動し、ライト時には内部データバス304 のデータを外部パス308に出力する。

【0038】配櫃模置306は、BCU部305が生成 **応じた一定時間程過後に、リードアクセス時には外部パ** ス308ヘデータを出力し、ライトアクセス時には外部 パス308からデータを取り込む。また、周辺機能30 イトアクセス時には外部パス308からデータを取り込 したパスサイクルによって、自殺置306の処理遊復に て、自教園の処理強度に応じた一定時間軽過後に、リー 7も、BCU部305が生成したパスサイクルによっ ドアクセス時には外部パス308ヘデータを出力し、

【0039】BCU第305のアクセス慰剤第305b のウエイトレジスタ3052は、配憶校園306および 周辺機能307のアクセス強度に応じたウエイトステー ト数を、記憶装置306および周辺機能307のアドレ ス対応に保持しており、CPU邸301がリードアクセ ス要求時に内部アドレスパス303にリード先アドレス を出力すると、アドレスデコーダ3051の出力により **は応するウエイトステート数がウエイトレジスタ305** 2から比較器3055に続み出される。このウエイトス テート数は比較器3055において、パスステートジェ

9

8

ネレータ3053からのパスステートカウントと比較さ に通知される。パスステートジェネレータ3054は比 057およびゲート3056は、CPU問301がリー ドアクセス要求を出したクロックサイクルの次のクロッ クサイクルにおけるCPUクロック311のロウレベル を、リードデータが内部データバス304上に確定する れ、その比較結果がパスステートジェネレータ3054 クロック制御邸305cのクロック制御倡号生成手段3 較結果が一致を示すまでパス動作を延長する。そして、 時点まで延長する。

るパスサイクルにおけるウエイトステートの期間中、B これにより、ウエイトステート期間中におけるBCU主 [0040]また、クロック慰詢部305cのゲート3 059,3061は、アクセス倒御邸305bが発生す CU主要邸305aへのクロック3062を遮断する。 **政部3058の治費電力を抑えることができる。**

クロック3062が通常通り供給されるため、BCU主 【0041】なお、ウエイトステート期間が空けると、 要部305mは通常の動作を再開することができる。

し、リードバスサイクルを終了する。このとき、内部デ U部301がリードアクセス要求を出力したCPUクロ 【0042】図6は図4の実施例の動作タイミングチャ ートである。同図に示すように、CPU部301がCP UクロックサイクルCS1でリードにかかるアクセス殴 求をアクセス要求個号302に出力すると共にリード先 のアドレスを内部アドレスパス303に出力すると、B CU部305のアクセス慰御部305bは次のクロック サイクルでリードパスサイクルを起動する。そして、ア トにおいてアクセス先装置から外部パス308に出力さ ータバス304上にリードデータが確定するのは、CP クセス先教屋のアクセスタイムに応じてウエイトステー トTWを発生させ、ウエイトステートTW直後のステー れたデータを取り込んで内部データバス304に出力

ックサイクルCS1から飲えで4個先のクロックサイク ルとなるため、クロック側御部305cは、CPU断3 01がリードアクセス要求を出力したCPUクロックサ イクルCS1の次のCPUクロックサイクルCS2の立 ち上がり時点を、内部データパス304にリードデータ が確定するまで延長することにより、CPUクロックサ

[0043]また、クロック制御部305cは、リード パスサイクルにおけるウエイトステートTWの期間中、 B C U 主要部305aへのクロックを停止する。 イクルCS1の周期を延長している。

しており、CPU部301はリードアクセス要求を出し [0044]なお、図6はリードアクセス要求に続いて ライトアクセス熨状をCPU邸301が出力した例を示 たCPUクロックサイクルCS 1の次のCPUクロック サイクルCS2の立ち上がりでライトアクセス要求を出 カすると共に同CPUクロックサイクルCS2の立ち下

かりでアクセス先アドレスを内部アドレスバス 303に

イクルは同図に示すように先行するリードバスサイクル の終了後に直ちに開始される。このライトバスサイクル ステートTWを発生しているが、その間、BCU主要部 で、BCU部305はこれを受けた場合には新たなパス サイクルの発生を抑止し、出力パッファをディセーブル にした後に明け渡し了解信号(Hold Ack)を出 の終了の1クロック前にサンブリングされ、1クロック は次のパスサイクルの起動を抑制し、Hold Ack を出力する。本発明では、バス明け渡し要求のサンブリ ング時点ではBCU主要邸305aにクロックが供給さ Sampling」においてパス明け渡し要求が検出さ 生は抑止される。即ち、バス明け渡し要求に対する応答 へのクロックを停止させる従来技術では、図6の「Ho ld RQ Sampling」を記載した部分ではB CU部のクロックが停止しているため、BCU部はHo 出力している。このライトアクセス要求にかかるバスサ でもBCU部305のBCU主要部305mはウエイト Sampling」は、バス明け渡し要求を示す。バス **貼け渡し熨状は、外部の他のコニットが外部パス308** 力する。このバス明け遊し要求は、一般にバスサイクル 後そのパスサイクルが終了した時点で、BCU邸305 れた場合には、後続のライトにかかるパスサイクルの発 の遵疑を無くすことが可能である。これに対し、CPU し、CPUクロック311は通常通り供給されている。 305aへのクロック3062は停止されている。但 [0045]なお、図6中に示した「Hold RQ を使用する場合にBCU部305に対し入力する信号 れているため、若し、図6の最初の「Hold RQ

(発明の効果)以上説明した本発明のデータ処理装置に **たれば以下のような効果を得ることができる。**

|d RQを入力することができず、次のパスサイクル

を起動してしまうことになり、バス明け渡し要求に対す

る応答が遅延することになる。

0046

【0047】CPU部のリードアクセス要求時、BCU 部が入力データを内部パスに出力する時点まで C P U 部 に対するクロックが停止されるため、その分CPU部の 育費電力が低減する。一般にCPU部の回路規模がBC U師の数倍であることを考慮すると、CPU全体の消費 B力の低減が可能となる。

【0048】CPU部のライトアクセス要求時には、ア **クセス先装置の動作と関係なく、CPU部へは通常通り** にクロックが供給されるため、CPU部の処理速度が低 下することがない。

【0049】CPU部の停止中もBCU部は動作してい るため、バス明け渡し要求に対する応答の遅延をなくす 【0050】CPU部およびBCU部双方に待ち合わせ **地能を持たせた図10の従来技術においては、CPU部** と B C U 部との同期は及方向の信号制御で行われるた

U部の設計を変更する必要がなくなる。また、CPU部 に待ち合わせ制御機能を必要としないことから、その分 とってはクロック周期が変化するのみで同期制御を考慮 する必要がないため、アドレス・データバスの分離、キ **ャッシュの内蔵等のBCU師の設計変更に対してもCP** め、BCU部の動作が変更になった場合、CPU部の両 明制御も変更する必要があるが、本発明では、CPU部 における待ち合わせ制御機能が不受になり、CPU部に

【0051】 パスサイクルにおけるウエイトステート期 間中にBCU主要部へのクロックの供給を停止する構成 では、より一層、CPUの消費電力の低減が可能であ

【図面の簡単な説明】


[図1] 本税明の一実施成のブロック図である。

【図5】図4の寒箱風のBCU街のブロック図である。 【図6】図4の実施例の動作タイミングチャートであ 【図4】本発明の別の実施例のブロック図である。

【図10】従来技術のブロック図である。 【図9】 従来技術のブロック図である。 105 p…アクセス慰姆部 105c…クロック慰勧的 | 0 2…アクセス竪収信号 103…内部アドレスパス 104…内部ゲータパス 05 a…BCU主要部 110…クロック発生師 109…ファィー信号 | 0 1 ··· C P U 時 105…BCU専 107…周辺機能 106…記憶裝置 08…外部パス 100...CPU 「作号の説明」 [図2] 図1の実施例におけるBCU部のブロック図で 【図3】図1の実施例の動作タイミングチャートであ のゲート数の削減が可能となる。


(E

112…CPUクロック



(10)

69



周辺機能

記憶發圖

305a

BC 主要都

√305 BCU ಈ

301

クロック 発生部

> -305c クロック 制御部


310


31


/305b 7クセス 割御郡


305

CPU都












(14)







特图中8-147161